Scientech110 Plataforma de Desarrollo Universal para FPGAs, CPLDs, CPLDs Cool Runner de Xilinx, etc.

La plataforma de desarrollo universal Scientech 110 ha sido diseñada para proporcionar una forma rápida y fácil de aprender el diseño frontal y el diseño incorporado de VLSI. Se basa en el concepto de tarjeta madre-hija para diseños VLSI dirigidos a los FPGAs, CPLDs, CPLDs Cool Runner de Xilinx y también se puede utilizar en lobs integrados mediante el uso de la tarjeta secundaria ARM7. La plataforma de desarrollo contiene a bordo de entrada-salida, ADC, DAC, pantallas, teclado y periféricos, que puede utilizarse para aprender e implementar básico, así como avanzados diseños VLSI.
Scientech 110, Plataforma de Desarrollo Universal es una plataforma ideal para mejorar la educación, capacitación, habilidades y desarrollo entre nuestras mentes jóvenes.

Especificaciones de la placa madre:
- Aimentación incorporada: + 5V, 3.3V, 2.5V, 1.8V
Pantalla LCD: LCD de 16 x 2 caracteres
7 Segmento: 4 dígitos
8 canales ADC: resolución de 8 bits
Pulsador: 4
LED de salida: 16
Interruptores DIP: 16
Teclado HEX: 1
DAC: resolución de 8 bits
Memoria: SRAM 32KB
Interfaz periférica: Serial, PS2, VGA, USB, etc.
Tarjeta hija del brazo 7
Tarjeta hija de la FPGA
- Familia Xilinx: Spartan 3, XC3S400PQ208
- Densidad del dispositivo: 400k puertas
- A bordo: 8 MHZ de cristal
- Tecla de reset maestro: Para restablecer el hardware
- A bordo: EPROM para arranque FPGA.
- Método de configuración: JTAG / Boundary scan interface
: Interfaz PROM
Tarjeta hija de CPLD
- Familia Xilinx: CPLD, XC95108TQ100
- Densidad del dispositivo: 2400 puertas, 108 macrocélulas
- A bordo: 8 MHZ de cristal
- Método de configuración: Interfaz JTAG (boundary scan)
Cool Runner CPLD Tarjeta Hija: (Opcional)
Xilinx Familia:
- Corredor fresco: XCR3128
- Paquete: VQ100
Densidad del dispositivo:
- 28 macroceldas
Métodos de configuración:
- Interfaz IEEE 1149 JTAG (exploración de límites)
Spartan3E FPGA Tarjeta Hija: (Opcional)
- Familia Xilinx: Spartan 3E, XC3S500EPQ208
- Densidad del dispositivo: 500k puertas
- A bordo: 8 MHZ de cristal
- Tecla de reset maestro: Para restablecer el hardware
- A bordo: EPROM para arranque FPGA.
- Método de configuración: JTAG / Boundary scan interface,
: Interfaz PROM
Spartan3A FPGA Tarjeta Hija: (Opcional)
- Familia Xilinx: Spartan 3A, XC3S50-ATQFP144
- Densidad del dispositivo: 50k puertas / 1584 celdas lógicas
- A bordo: EPROM para arranque FPGA.
- Método de configuración: JTAG / Boundary scan interface,
: Interfaz PROM
-Spartan6 FPGA Tarjeta Hija: (Opcional)
- Familia Xilinx: Spartan 6, XC6SLX9 TQ144
- Densidad del dispositivo: 9152 celdas lógicas
- A bordo: EPROM para arranque FPGA.
- Método de configuración: JTAG / Boundary scan interface,
: Interfaz PROM
ARM7 Tarjeta Hija: (Opcional)
Familia de dispositivos:
- Philips Semiconductor: LPC2292 / 94
- Paquete: LQFP144
Densidad del dispositivo:
- Microcontrolador ARM 16/32-bit
- 256 KB de memoria flash
Métodos de configuración:
- Interfaz JTAG
- Interfaz RS232
Altera Cyclone II FPGA Tarjeta Hija (Opcional)
- Dispositivo - EP2C8Q208C8
- Familia - Cyclone II
- Número de elementos lógicos / celdas -8250
- Número de entradas dedicadas libres -5
- Número de relojes-2
- Configuración USB Blaster Cable de cuarzo -II adición web
- Tarjeta periférica:
- RS232 (puerto serie)
- Puerto VGA
- Puerto PS2
- Puerto USB (de serie a USB)
Lógica Digital Booleana, Multiplexores, De-multiplexores
Codificadores, Decodificador, Encoder de prioridad, Convertidor de código, Paridad
Generador, Pestillos y flip-flop, Registros de desplazamiento, Contador BCD,
Dirección Decodificadores, ALU, MAC, Interfaz de pantalla LCD 16X2,
Interfaz de teclado HEX, diseño de núcleo IP de puerto serie, PS2,
VGA, ADC, DAC, SRAM, etc.
Accesorios incluidos
- Cable FPGA / CPLD JTAG: 1 No.
- Cable Xilinx USB JTAG (Opcional): 1No.
- Cable macho a hembra: 1 No.
- Cable USB: 1 No.
- Fuente de alimentación +12 V: 1 No.
- Xilinx ise Webpack